|
通常は演奏者向かって縦方向に4層の階段化を行うのがノーマルな手法ですが、アクセスに必要な距離を考えて、マトリックス単体のサイズを8*8cmと小柄にとったため、横方向の干渉も気になります。そこで、今回は斜め方向に7層の階段化を行いました。
スイッチの機構はノイズの発生が少ない無接点型が理想です。今回はフォト・インターラプターという光センサの一種を採用しました。これは、LEDの反射を利用した距離センサで、(その他に遮断センサも存在します)センシング距離1mmから5mm程度のものが主流です。このセンサの選定がかなりの難物なのですが運良くHP製のバーコードリーダーを安価に入手することが出来ました。これ以外のセンサはケースが円筒形ではないために、ケースの加工が煩雑になります。
実際の製作行程はセンサの設計・製作から始まり、それに合わせた筐体の設計と、発注、別途にシステム全体をコントロールするマイクロコントローラーのプログラミングと非常に多岐にわたり、開発開始から一年の期間がかかるかなり大きなプロジェクトになってしまいました。
後日、内部回路を作り直しました。(5月31日現在) 各センサー基盤にローカルに配置されていたフリップフロップやアナログスイッチは、スイッチロジック管理専用の基盤に統合し、実装されるICの数を劇的に減らすことが出来ました。また、従来稼動していなかった、CC/PGM切り替え時のスイッチの動作特性変更が可能になっています。加えて、外部からスイッチの状態もプリセット出来ます。これらの機能はCPLDという書き換え可能なロジックアレイデバイスの使用によって実現されています。CPLDはVHDLというハードウエア記述言語によって書かれた内部構造を、専用のアプリケーションで焼きこむことによって機能を設定します。
今回使用したCPLDはXilinx社のXC95144で、144個のレジスターが実装されています。スイッチコントローラー回路ではこのうちの67%を(97 /144)使用しました。実際に100個近くのレジスタを使用するとなると実装面積は広大になります。8入力のレジスタにまとめた場合でも10個以上のチップを使用しなければなりません。しかも、スイッチを機能やバンク別にグループ分けする場合は、4入力毎にレジスタをグループ分けするので、その数は最低で20個。このうえに回路動作制御用のゲートICを幾つか使用する必要があります。CPLDはそれらの機能を高々3cm四方のチップに収めることが出来ました。PLAが新しかった世代の僕らにとっては夢のような時代が到来しています。 |
|